硬是要學
首頁
›
台積電與 ASML 推動 12 吋光罩:為大型 AI 晶片預備的新製造規格
›
FAQ #1
問題 1 / 5
為什麼晶片面積太大型時需要「光罩拼接」?這個動作會帶來哪些隱形的製造難題?
AI 根據文章內容回答
在現行微影曝光技術下,光罩尺寸若小於晶片設計面積,設備就必須像貼壁紙一樣,把電路圖案分多次「拼」在矽晶圓上。這種
曝光拼接(Stitching)
最棘手之處在於
接縫處的精準度控制
。當先進製程進入埃米等級,哪怕只有微小的對位誤差,都可能造成電路斷路或訊號延遲,進而降低晶片良率。此外,多次曝光會拉長生產時間,並增加設備磨損與生產成本。因此,將光罩升級到 12 吋,就像從「拼貼畫」變成「一次印好大海報」,能從根本上移除接縫瑕疵風險,讓大型 AI 晶片的生產更順暢且穩定。
← 上一題
返回文章
下一題 →
其他問題
Q2
只是把光罩尺寸從 6 吋放大到 12 吋,為什麼會需要整整 7 年時間來準備?難點究竟在哪裡?
Q3
12 吋光罩要到 2033 年才量產,這會不會讓這幾年的 AI 算力擴張面臨瓶頸?
Q4
常聽到的「Chiplet 小晶片拼裝」跟這項「12 吋光罩大晶片」技術,兩者有什麼本質上的不同?
Q5
想要持續關注這項關鍵技術的發展,未來幾年我們可以留意哪些指標或關鍵動態?